Расчет буферного запоминающего устройства

3 Расчет буферного запоминающего устройства

Хранит коды символов, которые будут отображаться на экране.

Коды символов в буферном запоминающем устройстве (БЗУ) располагаются в том порядке, в каком они будут выводиться.

Исходные данные для расчета:

число текстовых строк N_тс=9,6;

число знаков в текстовой строке N_зтс=65,5;

основание кода алфавита N_а=30;

Находим требуемую разрядность БЗУ

где  – разрядность обеспечения алфавита;

 – разрядность обеспечения признаков.

По заданию

,.

Выбираем требуемое число адресных разрядов

Адресация двух координатная:

младшие разряды адреса поступают от счетчика знаков маркера (регенерации);

старшие разряды адреса поступают от счетчика текстовых строк маркера (регенерации).

 – количество младших разрядов адреса

 – количество старших разрядов адреса.

минимальное число адресных разрядов К=12.

Расчет числа ячеек памяти БЗУ

Количество ячеек памяти определяется по следующей формуле:

Следовательно:

 бит

Определим требуемое быстродействие БИС ОЗУ относительно адреса:

.

Выбираем БИC ОЗУ:

По быстродействию, информационной ёмкости, и организации подходит микросхема ОЗУ КР537РУ16А, имеющая информационную емкость С_БИС = 8к´8, N_БИС=8k, n_БИС=8. Такая организация обеспечивает минимальное число интегральных схем в модуле при минимальной избыточности. Особенностью этой микросхемы является двунаправленный вход-выход с тремя устойчивыми состояниями

Справочные данные микросхемы:
Входной ток логического нуля IIDL	не менее 0,4 мА
Входной ток логической единицы IIDH	не более 0,04 мА
Входная емкость по информационному входу БИС CID	не более 4 пФ
Время выборки адреса tBA	не более 60 нс
Потребляемая мощность	880 мВт

Рассчитываем число БИС ОЗУ в ряду матрицы, необходимое для получения двенадцати разрядного информационного слова:

.

Определим число рядов матрицы:

.

Общее число БИС ОЗУ:

.

Такое количество БИС ОЗУ обеспечивает объем памяти

С_БЗУ=8к x 16 бит.

Полученная избыточность определяется тем, что N_ЗУ в данном случае не кратно N_БИС.

Определяем токовую I_DL и I_DH и емкостные C_d нагрузки для схем ввода информации в ОЗУ по формулам (m_c = 1– число рядов матрицы , p = 2 – общее число микросхем):

Определим токи нагрузки и величину емкостной нагрузки на информационные выходы БИС ОЗУ по формулам:

Где I_QУT = 20μА – ток утечки невыбранного выхода;

I_ОУT = 20мкА – ток утечки схем ввода информации;

C_QO=10 pF – выходная емкость одного информационного выхода БИС ОЗУ.

C_mQ=10 pF – монтажная емкость цепи информационного

C_ОQ=20 pF – выходная емкость схем ввода информации.

Полученные значения токов и емкостей нагрузки удовлетворяют соответствующим требованиям для ИС серии КР537.

Определяем токи нагрузки и емкостную нагрузку по адресным цепям БИС ОЗУ по формулам:

Для схем серии КР537 указанная нагрузка допустима.

Рассчитаем потребляемую мощность БЗУ.

Потребляемая мощность БИС КМ132РУ13А 880mW.

Поэтому потребляемая мощность ОЗУ:

Р_БЗУ=2∙0,880= 1760 (W).

Рисунок 2 – Принципиальная электрическая схема БЗУ