МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ

ВОЛОГОДСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

Дисциплина: Организация ЭВМ и систем

Кафедра: УВС

 

Курсовой проект

Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга

Выполнил: Кириллов А. С.

Группа: ЭВ-31

Проверил: Машкин А. В.

Вологда 2011


СОДЕРЖАНИЕ

ВВЕДЕНИЕ 1. ТЕХНИЧЕСКОЕ ЗАДАНИЕ 2. Разработка структурной схемы устройства 3. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ 3.1 Центральный процессор КР580ВМ80А

3.2 Генератор тактовых импульсов КР580ГФ24

3.3 Системный контроллер и шинный формирователь КР580ВК28

3.4 Буферный регистр КР580ИР82

3.5 Параллельный интерфейс КР580ВВ55А

3.6 Постоянное запоминающее устройство КР556РТ7

3.7 Оперативное запоминающее устройство КР537РУ8А

3.8 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324

3.9 Индикатор цифровой АЛС324А

4. КАРТА ПАМЯТИ

5. ПРИНЦИП РАБОТЫ ПРОГРАММЫ

6. ЛИСТИНГ ПРОГРАММЫ

ЗАКЛЮЧЕНИЕ

СПИСОК СПРАВОЧНОЙ ЛИТЕРАТУРЫ


ВВЕДЕНИЕ Вычислительная техника развивалась такими быстрыми темпами, что давно уже принято говорить о поколениях вычислительных машин. За 30 лет своего бурного развития микропроцессорные системы прошли путь от специализированных комплектов интегральных схем к сложным однокристальным микроконтроллерам, имеющих в своем составе целый набор самых различных программируемых элементов. Низкая стоимость, малые габаритные размеры и энергопотребление таких машин позволяет встраивать их во вновь проектируемые устройства. Широкое применение микропроцессоров ставит задачу подготовки специалистов, способных обслуживать эту сложную технику.
1. ТЕХНИЧЕСКОЕ ЗАДАНИЕ   Реализация устройства контроля переданной информации c использованием модифицированного кода Хемминга. С порта А5h считать 2000 байт, разместив их в ОЗУ, начиная с адреса B000h. Считать информационными 4 бита, расположенные во 2, 4, 5 и 6 разрядах передаваемых байт. Остальные разряды в байте отведены для хранения кода Хемминга. Индицировать номер ячейки ОЗУ, в которой была произведена коррекция ошибки или выдать сообщение о невозможности коррекции. Считывание последовательности байт с порта осуществлять путем нажатия кнопки. Переход к проверке содержимого следующих ячеек памяти так же осуществлять путем нажатия на кнопку.  
2. Разработка структурной схемы устройства

Необходимыми элементами в любой системе являются: микропроцессор, генератор импульсов, системный контроллер микропроцессора, буферные схемы адреса и данных, запоминающие устройства и устройства ввода-вывода (рис 2.1.)

Рис. 2.1. Структурная схема устройства

Главным элементом этой системы является микропроцессор т.к. он управляет работой всей системы. Генератор тактовых импульсов фаз С1, С2 предназначен для синхронизации работы микропроцессора. ПЗУ (постоянное запоминающее устройство) используется для хранения констант и программы работы устройства. Для хранения стека и переменных величин используется ОЗУ (оперативное запоминающее устройство). Устройство ввода вывода предназначено для сопряжения различных типов периферийных устройств с магистралью данных систем обработки информации. Фиксатор состояния применяется для формирования управляющих сигналов и как буферный регистр данных. Для ввода информации используется клавиатура, для вывода – дисплей.

Общий принцип функционирования микропроцессорного устройства заключается в следующем. Из микропроцессора на шину адреса выдается адрес очередной команды. Считанная по этому адресу из памяти (например, из ПЗУ) команда поступает на шину данных и принимается в микропроцессор, где она и исполняется. В счетчике команд микропроцессора формируется адрес следующей команды. После окончания исполнения данной команды на шину адреса поступает адрес следующей команды и т. д.

В процессе исполнения команды могут потребоваться дополнительные обращения к памяти для вызова в микропроцессор дополнительных байтов команды (в случае двух-, трехбайтовых команд), операндов или записи в память числа, выдаваемого из микропроцессора.

Микропроцессор КР580ВМ80А способен адресовать до 64 килобайт памяти, но так как такой объем памяти не требуется, то старшие биты адреса будут использоваться как сигналы выбора микросхем (CS).

 
3. Разработка принципиальной электрической схемы   3.1 Центральный процессор КР580ВМ80А

Рис 3.1 Центральный процессор КР580ВМ80А

Центральный процессорный элемент КР580ВМ80А является функционально законченным однокристальным параллельным 8-разрядным микропроцессором с фиксированной системой команд. В состав БИС входят: 8-разрядное арифметико-логическое устройство (ALU); регистр признаков (RS), фиксирующий признаки, вырабатываемые ALU в процессе выполнения команд; аккумулятор (А); блок регистров для приема, выдачи и хранения информации в процессе выполнения программ, содержащий программный счетчик (РС), указатель стека (SP), регистр адреса (RGA), шесть регистров общего назначения (B, C, D, E, H, L) и вспомогательные регистры (W и Z); схема управления и синхронизации (CU), формирующая последовательности управляющих сигналов для работы ALU и блока регистров; 16-разрядный буферный регистр адреса (ВА); 8-разрядный буферный регистр данных (BD).

Таблица 3.1 Назначение выводов микросхемы КР580ВМ80А

Вывод Обозначение

Тип

вывода

Функциональное назначение выводов

1, 25-27,

29-40

A10, A0-A2, A3-A9, A15, A12-A14,A11 Выходы Канал адреса
2 GND - Общий
3-10 D4-D7, D3-D0

Входы/

Выходы

Канал данных
11

UIO

- Напряжение источника смещения
12 SR Вход Установка в исходное состояние, сброс триггеров разрешения прерывания и захвата шины
13 HLD Вход Захват
14 INT Вход Вход сигнала - запрос прерывания
15,22 С2, С1 Входы Вход фаз 1 и 2
16 INTE Выход Выход сигнала - разрешение прерывания
17 RC Выход Прием информации
Вывод Обозначение

Тип

вывода

Функциональное назначение выводов
18 TR Выход Выдача информации
19 SYN Выход Сигнал синхронизации
20

UCC1

Напряжение питания +5В
21 HLDA Выход Выход сигнала - подтверждение захвата
23 RDY Вход Сигнал «Готовность»
24 WI Выход Сигнал «Ожидание»
28 Ucc2 - Напряжение питания +12В


Информация о работе «Реализация устройства контроля переданной информации с использованием модифицированного кода Хемминга»
Раздел: Коммуникации и связь
Количество знаков с пробелами: 24170
Количество таблиц: 14
Количество изображений: 8

Похожие работы

Скачать
89716
9
13

... кодирования можно разработать устройство, которое поможет понять принцип работы метода Хэмминга. Кодер – декодер будем разрабатывать на основе ИМС К555ВЖ1.   2.1 Разработка устройства кодирования информации методом Хемминга Кодер, преобразует 32х битное слово в 38ми разрядный код Хэмминга, после чего слово хранится в памяти или передаётся по шинам и т.д. В процессе передачи или хранения в ...

Скачать
229704
44
52

... , работавших в области электротехники, заинтересовалась возможностью создания технологии хранения данных, обеспечивающей более экономное расходование пространства. Одним из них был Клод Элвуд Шеннон, основоположник современной теории информации. Из разработок того времени позже практическое применение нашли алгоритмы сжатия Хаффмана и Шеннона-Фано. А в 1977 г. математики Якоб Зив и Абрахам Лемпел ...

Скачать
119269
7
35

... за которым следует устройство дискретизации (рисунок 4.2), подастся известный сигнал s(t) плюс шум AWGN n(t). 4.4 Межсимвольная интерференция На рисунке 4.3 а) представлены фильтрующие элементы типичной системы цифровой связи. В системе - передатчике, приемнике и канале - используется множество разнообразных фильтров (и реактивных элементов, таких как емкость и индуктивность). В передатчике ...

0 комментариев


Наверх