Розробка схеми електричної функціональної

1.3 Розробка схеми електричної функціональної

Для побудови схеми електричної принципової дільника частоти необхідно побудувати схему електричну функціональну.

Більш економічні, а тому і більш розповсюджені лічильники, які побудовані на лічильних Т-тригерах. Після кожного тактового імпульсу Т сигнал на вході змінюється на протилежний і тому частота вихідних імпульсів вдвічі менша частоти імпульсів, що надходять.

На рисунку 1.5 приведена функціональна схема асинхронного двійкового лічильника.

Рисунок 1.5 - Асинхронний двійковий лічильник із послідовним перенесенням

Зібравши послідовний ланцюжок з n лічильних тригерів (з'єднуючи вихід попереднього тригера із входом С наступного), ми отримаємо частоту . При цьому кожний вхідний імпульс змінює код числа на виході лічильника на 1 в інтервалі від 0 до Швидкодія двійкового лічильника із послідовним перенесенням залежить від швидкодії тригера молодшого розряду, так як кожний наступний тригер зменшує частоту сигналів, які надходять на його вхід, і дорівнює часу Тсч розповсюдження сигналів перенесення. Час Тсч макс встановлення коду в лічильнику із послідовним перенесенням дорівнює: Тсч.макс = ntТ (1.1)
де: n – кількість розрядів лічильника; tТ – час затримки сигналу в одному розряді лічильника. Перед початком переліку лічильник встановлюється сигналом „Уст.0” в стан логічного „0”, а потім в лічильник може бути записаний будь який трирозрядний Х2Х1Х0 паралельний код. Нехай в лічильник записаний двійковий код «111». Після подання 7-го вхідного сигналу Т0 в лічильнику буде встановлений код «000», а 8-ий вхідний сигнал Т0 встановить лічильник в стан «111» (рисунок 1.6).
Рисунок 1.6 – Часова діаграма роботи двійкового лічильника Чим більше розрядність тим швидше перехідні процеси в лічильнику і тим нижче частота його роботи. Однак лічильники із послідовним перенесенням під час їх побудови характеризуються малою кількістю елементів и міжелементних зв’язків. Асинхронний двійковий лічильник може бути побудований на D- та JK – тригерах, які працюють в режимі лічильного Т – тригера. Побудувати лічильник на однорозрядних JK – тригерах, число яких дорівнює числу розрядів лічильного коду, можно шляхом об’єднання прямого виходу Qі молодшого розряду, на якому формується сигнал перенесення, із синхронізуючим входом С тригера старшого розряду (рисунок 1.7).

Рисунок 1.7 – Схема електрична функціональна 4-розрядного лічильника прямої лічби із послідовним перенесенням

Максимальне число, що зберігається в лічильнику при повному заповненні його одиницями дорівнює N=24-1=15=(1111)2. Такий лічильник працює з коефіцієнтом рахунку К (модулем), кратним цілій степені 2, і в ньому відбувається циклічний перебір К=2n стійких станів. Лічильник має входи примусової установки в 0.

1.4 Вибір елементної бази

Після того, як побудована схема електрична функціональна дільника обираємо елементну базу для цієї схеми. Дільник треба побудувати на JK-тригерах и це краще зробить на мікросхемах серії К555 або К155. Із всіх цих мікросхем обираємо мікросхеми серії К555, т. я. їх особливістю є висока швидкодія, пов’язана з використанням діодів Шотки, і мала потужність. Ці діоди формуються за допомогою контакту між базовою металізацією та колекторною областю n-типа кожного транзистора схеми, в результаті чого виходить діодна структура метал-кремній, яка підключена до колектору. Такий діод має більш низьке пряме падіння напруги.

Десятикратне побільшення номіналів резисторів у порівнянні з мікросхемами серії К155 приводить до зменшення потужності.

За завданням до курсового проекту дільник необхідно побудувати на JK-тригерах, а тому обираємо мікросхему К555ТВ9 (рисунок 1.8). Мікросхема К555ТВ9 представляє собою два синхронних JK – тригера, які перемикаються по від’ємному фронту.

Рисунок 1.8 – Умовне графічне позначення ІМС К555ТВ9

Кожен тригер мікросхеми має інформаційні входи J і K, лічильний вхід С, встановлюючі входи R и S, прямий та інверсний виходи.

Рівень логічного нуля на вході R встановлює тригер в стан лог. „0”, рівень логічної одиниці на вході S встановить тригер в стан лог. „1”. Коли на входах R и S рівень логічної одиниці, то інформація, яка надходить на входи J і K, впливає на стан виходів тригера в момент переключення тактового імпульсу С із стану логічної одиниці в стан логічного нуля. Коли на тактовому вході постійний рівень логічного нуля або логічної одиниці, то зміна станів інформаційних входів не впливає на стан виходів тригера.

Стани виходів тригерів, незалежно від стану входів приведено в таблиці 1.1.

Таблиця 1.1 - Таблиця переходів тригерів мікросхеми К555ТВ9

Входи					Виходи
S	R	C	J	K	Прямий	Інверсний
0	1	Х	Х	Х	1	0
1	0	Х	Х	Х	0	1
0	0	Х	Х	Х	1*	1*
1	1		0	0	Н	Н
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	Переключення	Переключення
1	1	1	Х	Х	Н	Н

Для фільтрації низькочастотних та високочастотних завад обираємо конденсатори керамічні і електролітичні.