2.1. Расчет базового элемента цифровой схемы.
Для трех комбинаций входных сигналов составим таблицу состояний всех активных элементов схемы.
2.1.1. Комбинация: Х1 = Х2 =Х3 = Х4 = ²1².
Если на все входы многоэмиттерного транзистора VT1 поданы напряжения логической ²1², то эмиттеры VT1 не получают открывающегося тока смещения (нет разности потенциалов). При этом ток, задаваемый в базу VT1 через резистор R1, проходит от источника Eпит в цепь коллектора VT1, смещенного в прямом направлении, через диод VD1 и далее в базу VT2. Транзистор VT2 при этом находится в режиме насыщения (VT2 - открыт) в точке ²B² Uб=0,2 В (уровень логического нуля). Далее ток попадает на базу VT4 и открывает VT4 на выходе схемы ²0².
2.1.2. Комбинация: Х1 = Х2 =Х3 = Х4 = ²0².
Когда на входы многоэмиттерного транзистора VT1 поданы уровни логического нуля переходы база - эмиттер смещаются в прямом направлении. Ток, задаваемый в его базу через резистор R1 проходит в цепь эмиттера. При этом коллекторный ток VT1 уменьшается, поэтому транзистор VT2 закрывается. Транзистор VT4 также закрывается (т.к. VT2 перекрыл доступ тока к базе VT4). На выход, через открытый эмиттерный переход VT3 попадает уровень логической единицы - на выходе ²1².
2.1.3. Любая иная комбинация.
Например: Х1 = 1; Х2 = 0; Х3 = 1; Х4 = 1
Когда хотя бы на один любой вход многоэмиттерного транзистора VT1 подан уровень логического нуля соответствующий (тот на который подан ²0²) ²В² переход база-эмиттер смещается в прямом направлении (открывается) и отбирает базовый ток транзистора VT2. Получается ситуация как в пункте 2.1.1.
2.2. Таблица состояний логических элементов схемы.
| Х1 | Х2 | Х3 | Х4 | Uвх1 | Uвх2 | Uвх3 | Uвх4 | VT1 | VT2 | VT3 | VT4 | Uвых | Y |
| 1 | 1 | 1 | 1 | 5 | 5 | 5 | 5 | Закр | откр | закр | откр | 0,2 | 0 |
| 0 | 0 | 0 | 0 | 0,2 | 0,2 | 0,2 | 0,2 | Откр | закр | откр | закр | 5 | 1 |
| 0 | 0 | 1 | 1 | 0,2 | 0,2 | 5 | 5 | Откр | закр | откр | закр | 5 | 1 |
2.3. Таблица истинности.
На выходе схемы появится уровень логической единицы при условии, что хотя бы на одном, но не на всех входах ²1². Если на всех входах ²1², то на выходе ²0².
| Х1 | Х2 | Х3 | Х4 | Y |
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |
| - Схема выполняет логическую функцию²И-НЕ². |
2.4. Расчет потенциалов в точках.
2.4.1. Комбинация 0000.
При подаче на вход комбинации 0000 потенциал в точке ²A² складывается из уровня нуля равно 0,2 В и падения напряжения на открытом p-n переходе равном 0,7 В. Значит потенциал в точке ²A² Uа = 0,2 + 0,7 = 0,9 В.
Транзистор VT2 закрыт (см. п. 2.1.2.) ток от источника питания через него не проходит поэтому потенциал в точке ²B² Uб = Eпит = 5 В. Транзистор VT2 и VT4 закрыт, поэтому потенциал в точке ²C² Uс =0 В. Потенциал в точке ²D² складывается из Епит = 5 В за вычетом падения напряжения на открытом транзис-торе VT3 равным 0,2 В и падения напряжения на диоде VD2 = 0,7 В. Напряжение Ud = 5 - ( 0,2 + 0,7 ) = 4,1 В.
0 комментариев