Вычитающие счетчики

2.2 Вычитающие счетчики

При подаче на вход вычитающего счетчика одного счетного импульса ранее записанное в нем число уменьшается на единицу. Принципы построения вычитающих счетчиков основаны на правилах вычитания двоичных чисел и отличаются от принципов построения суммирующих счетчиков лишь тем, что если триггеры имеют прямой вход +1, то его подключают к прямому выходу предыдущего триггера, если вход инверсный, то подключают к инверсному выходу.

На рис. 2 приведен пример, аналогичный рис. 1. Здесь дополнительный вход S позволяет предварительно устанавливать все триггеры в единичное состояние.

Рис.2

Заметим, что данный счетчик можно рассматривать как суммирующий, а суммирующий (рис. 1) — как вычитающий при инвертировании выходных сигналов Q_i, или съеме информации с выходов Q_i.

2.3 Реверсивные счетчики

Они могут работать как в режиме суммирования, так и вычитания Переключение режимов осуществляется коммутацией счетных входов всех триггеров (кроме триггера младшего разряда) инверсным или прямым выходам предыдущих триггеров (рис. 3). Переключение режима выполняет сигнал разрешения Е'. При Е'=1 прямой вход i-го триггера коммутируется к прямому выходу (i – l)-го триггера, что соответствует режиму вычитания. При E’=0 вход подключается к инверсному выходу, и триггер становится суммирующим.

Рис. 3

Универсальность реверсивного счетчика достигается ценой введения дополнительно n-1 логических элементов и ухудшения быстродействия:

где t_ЗД.СР – среднее время задержки переключения ЛЭ И-ИЛИ.

Заметим, что правило соединения информационных входов триггеров для получения суммирующих и вычитающих счетчиков распространяется и на счетчики с ускоренным переносом. Поэтому с целью сокращения материала ниже рассматриваются счетчики только суммирующего типа.

3. Счетчики со сквозным переносом

Как известно, триггер i-го разряда переключается, если (i - 1)-й триггер к моменту поступления на его вход очередного счетного сигнала T’_i-1 находился в единичном состоянии, т.е. имеет место Q’_i-1T’_i-1 = 1. Поэтому с целью ускорения переноса можно входной сигнал T’_i‑1 пропустить на вход i-го триггера с помощью элемента И, минуя (i-1)-й триггер (рис 4).

Рис. 4

Триггеры могут быть асинхронными и синхронными. Соответственно этому счетчики получаются асинхронными или синхронными. Счетчик на рис. 4 будет синхронным, если в качестве счетного входа использовать вход синхронизации С, показанный пунктиром.

Из временных диаграмм для асинхронного счетчика, представленных на рис. 4 в, видно, что благодаря схеме переноса на входы второго, третьего и т. д. триггеров транзитом передаются соответственно каждый второй, четвертый и т.д. входные импульсы. При этом прохождение импульсов на вход последнего триггера задерживается на время переноса

.

Время установления счетчика

.

Принимая во внимание, что время задержки прохождения сигнала через ЛЭ И меньше, чем через триггер, выигрыш в быстродействии у счетчиков со сквозным переносом по сравнению со счетчиками с последовательным переносом очевиден. Однако здесь, больше объем оборудования.

У синхронного счетчика со сквозным переносом счетным входом является объединенный вход синхронизации C всех триггеров, благодаря чему они переключаются одновременно. Информационный вход первого триггера становится входом разрешения режима счета Е (на рис. 4, а обозначение входов для данного варианта показано в скобках, а условное изображение приведено на рис. 4,г). При E’ = 1 все сигналы T’_I = 0, и счетчик находится в режиме хранения. При Е' = 1 устанавливается режим счета.

Время переноса и время установления здесь такие же, как и у асинхронного счетчика. Однако поскольку в асинхронном счетчике в течение всего времени T_УСТ идет непрерывное (с задержкой t_ЗД.СР) переключение триггеров, то для съема информации необходимо дополнительное время, т.е. увеличение периода следования входных импульсов. В синхронном счетчике триггеры переключаются одновременно (по счетному импульсу) и лишь потом происходит перенос в цепи логических элементов. Значит, для съема информации дополнительного времени не требуется – можно использовать время T_ПЕР. В этом смысле быстродействие синхронного счетчика выше, чем асинхронного.

4. Счетчики и делители с коэффициентом пересчета, отличным от 2ⁿ

Большое распространение получили счетчики и делители с K_n ≠ 2ⁿ. Так, в цифровых индикаторных устройствах доминируют двоично-десятичные счетчики (K_n = 10).

Принцип построения счетчиков с K_n ≠ 2ⁿ сводится к следующему. Берут такое число n триггеров, чтобы выполнялось условие

.

Затем схемным путем исключают 2ⁿ-K_n, избыточных состояний. Чаще всего исключают старшие состояния, реже – младшие или промежуточные. Делается это либо с помощью дешифратора определенного состояния, который своим выходным сигналом принудительно устанавливает счетчик в исходное состояние, либо с помощью обратных связей между триггерами.

На рис. 5 приведен пример декадного (двоично-десятичного) счетчика с исключением старших избыточных состояний.

Начальное состояние у него нулевое: A₀ {0000}. При поступлении входных импульсов счет идет как в обычном двоичном счетчике. Как только устанавливается состояние A₁₀ {1010}, на выходе элемента И, играющего роль дешифратора, вырабатывается сигнал y=Q₁Q₃=1, и счетчик принудительно переводится в начальное состояние A₀.

Рис. 5

Примером использования обратных связей для исключения избыточных состояний может служить ИС 133ИЕ2 (рис. 6,а). Она содержит T-триггер D1 и двоично-пятеричный счетчик на триггерах D2, D3, D4. Благодаря обратной связи с выхода Q₃ триггера D4 на вход J триггера D2, а также обратной связи в самом триггере D4 (с выхода Q₃ на вход К), обеспечивается соответственно блокировка действия пятого счетного импульса на триггер D2 и установка триггера D4 пятым импульсом в нулевое состояние (рис. 6,б). Таким образом, после пятого импульса получается A₀ {000}.

Рис. 6

Если выход Q₀ триггера D1 соединить со входом +1СТ, а счетные импульсы подавать на вход +1Т, то счетчик становится двоично-десятичным с K_n = 10.

Как отмечалось ранее, принцип построения делителей во многом аналогичен принципу построения счетчиков. Они имеют, как правило, один выход, на котором за интервал пересчета появляется импульсов в коэффициент деления раз меньше, чем поступают на вход

.

Выделяются эти импульсы с помощью дешифратора состояний.

Менять коэффициент K_ДЕЛ в делителях можно так же, как счетчиках с K_n ≠ 2ⁿ, т.е. путем исключения различного числа избыточных состояний, но и программно – с помощью внешних управляющих сигналов. Такой способ реализован, например, в ИС 564ИЕ15. Она позволяет получать К_ДЕЛ = 3...21327 с шагом единица.

Нашел распространение также способ, при котором коэффициент пересчета счетчика, составляющего основу делителя, не меняется, а производится выбор дешифраторов, настроенных на выделение различных состояний счетчика. Данный способ построения делителей иллюстрируется на примере ИС 133ИЕ8 (рис. 7).

Рис. 7

Делитель состоит из шестиразрядного двоичного счетчика с параллельным переносом, дешифраторов состояний на ЛЭ1…ЛЭ6, выходы которых объединены в один выход y элементом ИЛИ-НЕ (ЛЭ7), а также дешифратора-формирователя сигнала переноса CR и вспомогательных логических элементов. Каждый дешифратор включается в работу при подаче на него управляющего сигнала K’_i = 1.

Дешифраторы настроены на выделение неодинаковых состояний. Например, дешифратор на ЛЭ1 выделяет состояния 0, 2, 4 и т.д. через 2, на ЛЭ2 - 1, 5, 9 и т. д. через 4 на ЛЭ3 – 3, 11, 19 и т.д. через 8. Поэтому сигналы (импульсы) на выходах дешифраторов во времени не совпадают, и на общем выходе y получается их сумма.

Таким образом, за один цикл работы, который содержит 2⁶ = 64 входных импульсов, число импульсов на выходе y будет меньше и определяется числом

в соответствии с кодовой комбинацией на входах K₀…K₅. Коэффициент деления

.

Если только один из сигналов K’_i = 1, то N_ВЫХ = 2ⁱ и коэффициент деления – целое число. В остальных случаях коэффициент деления – число дробное.

Следует обратить внимание на то, что если входная последовательность импульсов периодическая, то выходная последовательность будет периодической только тогда, когда коэффициент деления - целое число, в других случаях выходные импульсы распределены во времени неравномерно.

С целью увеличения диапазона перестройки коэффициента деления, микросхемы соединяют последовательно. Сигналы переноса играют роль входных по отношению к последующим микросхемам.