Дослідження тригерних схем на спеціалізованих інтегральних мікросхемах

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

Національний університет “Львівська політехніка”

Лабораторні роботи № 3

Дослідження тригерних схем на спеціалізованих інтегральних мікросхемах

з дисципліни

“Комп’ютерна схемотехніка” ч.2

Виконав:

студент групи КН-2_

_____________________

Прийняв:

_____________________

Львів – 2010/11 навчальний рік

Мета роботи - вивчення і дослідження тригерних схем на спеціалізованих інтегральних мікросхемах (ІМС) D і JК - типів.

1.Загальні положення

Структурна і функціональна схема та схеми комутації мікросхеми К155ТМ2

Тригером D-типу називається логічний пристрій з двома стійкими станами і одним інформаційним входом D. В D-тригерах значення змінної в момент tn+1 співпадає із значенням вхідної змінної в момент tn, тому тригер такого типу в літературі називають тригером затримки.

Мікросхема К155ТМ2 (рис.1) включає два незалежних D-тригери, що мають загальну тину живлення. У кожного тригера є входи D, `S, `R, а також виходи Q i`Q (рис.1). Входи`S і`R – асинхронні і змінюють стан тригера незалежно від сигналу на тактовому вході; активний рівень для них низький. Асинхронне встановлення потрібного стану рівнів на виходах отримаємо, коли на входи `S і `R подаємо взаємно протилежні логічні сигнали: при`R = 0 і `S =1 отримуємо Q= 0 і`Q =1, а при`S = 0 і `R = 1 отримуємо Q= 1 і `Q =0. В цей час входи С і D відключаються. Наявність одночасно низького рівня на входах `R і`S недопустиме! Для завантаження в тригер сигналу з входу D необхідно, щоб на входах `S і`R була напруга високого рівня. Сигнал з входу D передається на виходи Q і `Q по додатному перепаду імпульсу на тактовому вході С (від Н (0) до В (1): ↑). Для того, щоб тригер перемикався правильно (тобто відповідно до таблиці 1), рівень на вході D потрібно зафіксувати заздалегідь, перед приходом тактового перепаду. Захисний час повинен перевищувати час затримки розповсюдження сигналу в тригері.

а) б)

Рис. 1 Мікросхема К155ТМ2 (два незалежних D-тригери):

Призначення виводів: 1- вхід `R; 2-вхід D; 3-вхід C; 4- вхід`S; 5- вихід Q; 6-вихід`Q; 13- вхід`R; 12-вхід D; 11-вхід C; 10- вхід`S; 7- вихід Q; 8-вихід`Q; 7-загальний; 14- Ucc (живл.+5B).

а) - структурна схема одного D-тригера К155ТМ2; б) - функціональна схема К155ТМ2.

Таблиця 1. Стани D-тригера (мікросхема К155ТМ2)

ВХІД				ВИХІД		Режими
C	D	`S	`R	Qn+1	`Qn+1	роботи
X	X	0	1	1	0	Асинхр. встановлення “1”
X	X	1	0	0	1	Асинхронне скидання в “0”
X	X	0	0	---	---	Недопустимий режим
0	X	Х	Х	0 (Qn)	1(`Qn)	Пам'ять: Qn+1=Qn
↑	1	1	1	1	0	Завантаження “1”
↑	0	1	1	0	1	Завантаження “0”

Структурна і функціональна схема та схеми комутації мікросхеми К155ТВ1

Тригером JK-типу називається логічний пристрій, який має два стійких стани і два інформаційних входи J та К, і змінює свій стан на протилежний при J=K=1, тобто при J=K=1 Qn+1=Qn, а в усіх інших випадках функціонує у відповідності з таблицею істинності синхронного RS-тригера, при цьому вхід J еквівалентний входу S, а вхід К- входу R.

Мікросхема К155TB1 (рис. 2) – це один JK-тригер. Входи `S і `R – асинхронні і змінюють стан тригера незалежно від сигналу на тактовому вході; активний рівень для них низький. Асинхронне встановлення потрібного стану рівнів на виходах отримаємо, коли на входи `S і`R подаємо взаємно протилежні логічні сигнали: при`R = 0 і`S =1 отримуємо Q= 0 і`Q =1, а при`S = 0 і`R = 1 отримуємо Q= 1 і`Q =0. В цей час входи С і D відключаються. Наявність одночасно низького рівня на входах `R і`S недопустиме !

Для завантаження в тригер сигналу з входів J і K необхідно, щоб на входах `S і`R була напруга високого рівня. Зчитування інформації з входів J і K відбувається в час додатного перепаду ↑ на вході С, а на виходи вони передається в час від’ємного перепаду ↓ на вході С. Логічні рівні на входах J і K не можуть змінюватися, поки на вході С наявний високий рівень !

Рис. 2 Мікросхема К155ТВ1 (один JK-тригер):

а) - функціональна схема JK-тригера К155ТВ1; б) - зовнішній вигляд ІМС К155ЛА3, К155ТМ2 і К155ТВ1 і нумерація їх виводів.

мікросхема комутація тригер регістр

Призначення виводів: 1-вільний; 2-вхід`R; 3-вхід J1; 4-вхід J2; 5-вхід J3; 6-вихід`Q; 8-вихід Q; 9-вхід K1; 10-вхід K2; 11-вхід K3; 12-вхід C; 13-вхід`S; 7-загальний; 14- Ucc (живл.+5B).

Якщо з’єднати всі входи J (3“&”) і K (3“&”) з логічною “1” (+5В), то JK-тригер стане Т-тригером, тобто лічильним тригером з модулем перерахунку 2. І якщо тоді на вхід такого Т-тригера подавати послідовність імпульсів з частотою f , то на його виході буде послідовність імпульсів з частотою, удвічі меншою (f/2), тобто один Т-тригер є подільником частоти на 2.

Таблиця 2. Стани JK-тригера (мікросхема КІ55ТВ1)

ВХІД					ВИХІД		Режими
C	J (J1=J2=J3)	K (K1=K2=K3)	`S	`R	Qn+1	`Qn+1	роботи
X	X	X	0	1	1	0	Асинхр. встановлення “1”
X	X	X	1	0	0	1	Асинхронне скидання в “0”
X	X	X	0	0	---	---	Недопустимий режим.
↑↓	0	0	1	1	Qn	`Qn	Пам'ять поперед.стану
↑↓	1	0	1	1	1	0	Синхр. встановлення “1”
↑↓	0	1	1	1	0	1	Синхронне скидання в “0”
↑↓	1	1	1	1	`Qn	Qn	Qn
↑↓	1	1	1	1	Qn	`Qn	`Qn