Микропроцессорная система КР580

1.1.1  Микропроцессор КР580.

Микросхема КР580ВМ80А представляет собой 8-разрядное центральное процессорное устройство (ЦПУ) параллельной обработки данных. Устройство не обладает возможностью аппаратного наращивания разрядности обрабатываемых данных, но позволяет осуществлять это программным способом. Структурная схема КР580ВМ80А представлена на рисунке 1.

Рисунок 1- Структурная схема КР580ВМ80А.

Назначение основных узлов и принцип их взаимодействия.

Арифметическо-логическое устройство (АЛУ) обеспечивает выполнение арифметических, логических операций и операций сдвига над двоичными данными, представленными в дополнительном коде, или над двоично-десятичными данными. Устройство содержит схему десятичной коррекции, позволяющую производить операции десятичной арифметики. По результатам операций в АЛУ формируется ряд признаков, которые записываются в регистр условий. Признак переноса С устанавливается в единицу, если в результате выполнения команды появляется перенос из старшего разряда. Дополнительный признак переноса С1 устанавливается в единицу при возникновении переноса из третьего разряда. Используется в командах десятичной арифметики. Признак четности Р устанавливается в единицу, если

число единиц в разрядах результата четное. Признак нуля Z устанавливается в единицу, если результат равен нулю. Признак знака S указывает знак числа и равен единице, если число отрицательное, или нулю, если число положительное.

Блок регистров производит прием, хранение и выдачу различной информации, участвующей в процессе выполнения программы, и содержит счетчик команд, указатель стека, регистры общего назначения, регистры временного хранения и регистр адреса. Шестнадцатиразрядный счетчик команд хранит текущий адрес команды. Содержимое счетчика команд автоматически увеличивается после выборки каждого байта команды. Шестнадцатиразрядный указатель стека содержит начальный адрес памяти, используемый для хранения и восстановления содержимого программно-доступных регистров ЦПУ, Содержимое указателя стека уменьшается, когда данные загружаются в стек, и увеличивается, когда данные выбираются из стека. Восьмиразрядные регистры общего назначения В, С, D, Е, Н, L могут применяться как накопители (обрабатываемые данные находятся в самом регистре) и указатели (16-разрядный адрес операнда определяется

содержимым пары регистров). Регистры временного хранения W, Z используются для приема и временного запоминания второго и третьего байтов команд переходов, передаваемых с внутренней магистрали ЦПУ в счетчик команд. Эти регистры являются программно-недоступными. Шестнадцатиразрядный регистр адреса принимает и хранит в течение одного машинного цикла адрес команды или операнда и выдает его через буфер адреса на однонаправленную выходную магистраль АО-А 15. Буфер адреса выполнен в виде выходных формирователей, имеющих на выходе состояние "Выключено" (третье состояние),

Схема синхронизации и управления состояниями ЦПУ формирует машинные такты и циклы, которые координируют выполнение всех команд, и вырабатывает сигнал SYNC "Синхронизация", определяющий начало каждого машинного цикла. Для исполнения команды требуется от одного до пяти машинных циклов. Каждый цикл может состоять из 3-5 тактов (Т1-Т5), длительность каждого из них соответствует периоду следования тактовых импульсов Ф1, Ф2. Центральное процессорное устройство может находиться в трех состояниях (ожидание, захват и останов), продолжительность которых составляет целое число тактов и зависит от внешних управляющих сигналов.

Устройство управления формирует комплекс управляющих сигналов, организующих выполнение поступившей в ЦПУ команды, и состоит из регистра команд, программируемой логической матрицы (ПЛМ) и схемы управления узлами. Восьмиразрядный регистр команд осуществляет прием и хранение команды, поступающей по магистрали данных. Программируемая логическая матрица дешифрирует код операции команды и формирует микрооперации в соответствии с микропрограммой выполнения команды. Схема управления узлами вырабатывает для различных узлов ЦПУ необходимые управляющие сигналы. Восьмиразрядный буфер данных обеспечивает ввод команд и данных в ЦПУ, вывод данных и состояния ЦПУ через формирователи, имеющие на выходе состояние "Выключено".

Таблица 1- Назначение выводов КР580ВМ80А.

Номер вывода	Обозначение	Назначение
25-27, 29-35, 1, 40, 37-39, 36	А0-А15	Шина адреса
10, 9, 8, 7	DO-D7	Шина данных
3-6
2	GND	Общий
11	Ucci	-5В

Продолжение таблицы 1- Назначение выводов КР580ВМ80А.

12	RESET	Установка
13	HOLD	Захват шин
14	INT	Прерывание
15, 22	Ф2, Ф1	Фаза
16	INTA	Разрешение прерывания
17	DBIN	Прием
18	WR	Запись (выдача)
19	SYNC	Синхронизация
20	Ucc"	+5В
21	HLDA	Подтверждение захвата
23	READY	Готовность
24	WAIT	Ожидание
28	Ucca	+12В

Рисунок 2-Интегральное исполнение ИМС КР580ВМ80А.

Основные технические характеристики ПРОЦЕССОРА:

разрядность МД - 8;

разрядность МА - 16;

адресное пространство - 64 Кб;

число РОН - 6 восьмиразрядных;

организация стека - указатель стека позволяет в любой точки памяти зафиксировать вершину стека;

организация прерываний - прерывания векторные, существует упрощенная возможность организации прерываний на восемь направлений (адресов);

быстродействие - 500 000 коротких (регистр - регистр) операций;

тактовая частота 0,5…2,5 МГц;

напряжения питания 5,12 В;

мощность рассеивания 1,25 Вт;

технология n-МДП;

диапазон рабочих температур 10…+70 С;

Uвыс ур(высокого уровня) - 9…13 В

Uнизк ур(низкого уровня) - -0,3…+0,8 В

Длительность тактовых импульсов:

С1 і (больше равно) 60 нс

С2 і 220 нс

Рисунок 3- Временные диаграммы процесса получения кода команд КР580ВМ80А.