Суммирующий двоичный счетчик с последовательным переносом

2. Суммирующий двоичный счетчик с последовательным переносом.

Наличие сигнала переноса в старший разряд определяется выражениями:

P₁₂ = Q₁C₁; P₂₃ = Q₁Q₂C; P₃₄ = Q₁Q₂Q₃C,

, где Р₁₂ – сигнал переноса из первого разряда во второй; Р₂₃ – сигнал переноса из второго разряда в третий и т.п.

Для любого разряда P_n(n+1) = Q₁Q₂Q₃, …, Q_nC . В схеме счетчика с параллельным переносом сигналы переноса в каждый разряд формируются согласно приведенным формулам.

Схема счетчика с параллельным переносом показана на рис 1.1.4.14.

Рис. 1.14.14

Время установления кода при параллельной организации переноса определяется задержкой переключения одного триггера и временем задержки срабатывания схем И и существенно меньше, чем при последовательном переносе.

Недостатком параллельного переноса является то, что при большом числе разрядов требуются схемы И с большим числом входов.

2. Суммирующий счетчик со сквозным переносом.

При сквозном переносе триггеры счётчика объединяются в группы, внутри каждой группы осуществляется параллельный перенос, а между группами – последовательный. На рис 1.14.15 представлена схема счетчика со сквозным переносом, каждая группа которого содержит по два триггера. При такой организации переноса все схемы умножения должны быть двухвходовыми. Время установления кода в счетчике со сквозным переносом определяется задержкой переключения триггера, задержка переключения схем И и инвертора в одной группе и количеством групп. Таким образом, быстродействие такого счетчика является промежуточным между быстродействиями счетчиков с последовательным и параллельным переносом.

4. Реверсивный счётчик.

Для построения вычитающего счетчика достаточно подать сигнал переноса на триггер старшего разряда не с прямого выхода предыдущего триггера, а с инверсного.

Связи между триггерами реверсивного счётчика соответствуют как суммирующему, так и вычитающему счётчику, но работает только одна из связей, которая определяется командой «Реверс» и подается на элемент И–НЕ, включенные в цепи передачи сигнала переноса. Схема реверсивного счётчика показана на Рис 1.14.16.

Пример синтеза двоично-десятичного счетчика.

Пусть требуется синтезировать асинхронный счетчик, работающий в коде 5-2-1-1. В соответствии с заданным кодом заполняем левую часть табл. 1 функционирования счётчика (столбцы Q₄, Q₃, Q₂, Q₁, n).

Таблица 1

В таблице n – номер состояния счетчика, меняющийся на единицу при подаче каждого счетного импульса; Q₁, Q₂, Q₃ и Q₄ – логические переменные на выходе четырех триггеров, первый триггер с выходом Q₁ соответствует первому младшему разряду; J и K – значения соответствующих сигналов на соответствующих входах JK – триггеров.

Каждый из универсальных триггеров может переключаться при подаче на вход С положительного («одиночного») импульса либо при подаче сигнала на вход С с выхода другого триггера. При этом переключение последующего триггера происходит тогда, когда предыдущий переключается из «1» в «0». Учитывая это, находим необходимое место подключения входов С всех четырех триггеров. Первый триггер должен переключаться при подаче первого, пятого и нулевого (десятого) импульса. Ни один из последующих триггеров не может обеспечить всех трех переключений. Поэтому на вход С первого триггер нужно подавать счетные импульсы. Они обеспечивают максимальную частоту переключений, а выборка нужных моментов переключения обеспечивается подачей сигналов на вход J и K .

На вход с второго триггера также нужно подать счетные импульсы, так как выходные сигналы ни одного из триггеров не обеспечат его переключения в нужный момент.

Вход С третьего триггера нужно соединить с выходом второго, так как его переключение при подаче третьего, пятого, восьмого триггера в эти моменты времени из «1» в «0».

По тем же соображениям выход третьего триггера нужно соединить со входом четвертого. Для определения сигналов на входах J и K заполняют правую часть табл. 1, используя таблицу функционирования JK – триггера (табл. 2). Почерк в таблице показывает, что значение сигнала в данном виде не вызывает изменения или сохранения состояния триггера. Например, для переключения первого триггера из «0» в «1» при подаче первого счетного импульса требуется, чтобы J₁ = 1 в позиции n = 0,а значения K₁ может быть любым, что означает прочерк. Если при очередном такте работы на какой – либо триггер сигнал переноса не подается, т.е. триггер, с которого он может прийти, не сбрасывается в «0», то в соответствующих клетках J и K можно ставить прочерки, так как при любых значениях J и K триггер не переключается. Таким способом заполняется в

Таблица 3

Таблица 2

Перенесем теперь данные правой части табл. 1 на диаграммы Вейча. В табл. 3 приведена диаграмма Вейча для четырех логических переменных. Принимаем за логические переменные значения сигналов на выходах триггеров и заполним восемь диаграмм Вейча (табл. 4), по которым определим сигналы на входах J и K четырех триггеров. При заполнении диаграмм единицы, нули или прочерк ставятся в тех клетках, в которых находятся соответствующие комбинации выходных переменных Q.

Таблица 4

J₁

В клетках, в которых функция не определена или её значение не играет роли (т.е. ставится прочерк), можно помещать любые значения переменных, чтобы объединить контуром наибольшее количество клеток. Так, в табл. 4 для J₁ во всех клетках можно поставить единицы и объединить одним контуром. Это означает, что J₁ = 1.из всех других диаграмм следует, что K₁ = Q₂Q₃ , J₂ =Q₁ , K₂ = 1, J₃ = 1, K₃ =1, J₄ =1, K₄ = 1. Следовательно, на входы J₁, K₂, J₃, K₃, J₄, K₄ надо подать единицы, на вход K₁ – конъюнкцию сигналов с прямых выходов второго и третьего триггеров, а вход J₂ соединить с прямым выходом первого триггера. Если какой либо вход не куда не подключен, это эквивалентно подаче на этот вход единицы. Таким образом, счетчик синтезирован. Его схема показана на рис. 1.14.17.

Рис 1.14.17

Синтез синхронных счетчиков производится аналогично, но счетные импульсы подаются на входы С всех триггеров, поэтому при подаче каждого счетного импульса в каждом триггере нужно обеспечивать нужные значения J

Похожие работы

Цифровые устройства и микропроцессоры

Скачать

3792

14

6

... в котором находится устройство. Для определения состояний устройства произведем разметку схемы алгоритма, представленной в микрокомандах (Рис. 1). Полученные отметки а0, а1, а2, а3, а4 соответствуют состояниям устройства. Устройство имеет пять состояний. Построим граф функционирования. Кодирование состояний устройства. В процессе кодирования состояний каждому состоянию устройства ...

Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center

Скачать

15401

2

0

... созданных моделей необходимо учитывать возможности используемой вычислительной техники (например при задании шага сигнала). Для демонстрации преимуществ метода программного тестирования цифровых устройств, можно протестировать синхронизирующее устройство в составе только управляющей схемы и формирователя пачек импульсов. 3.2 Моделирование цифровых компонентов 3.2.1 Общие сведения Моделирование ...

Проектирование Цифрового устройства

Скачать

14617

0

0

... схемы хуже их аналогов в интегральном исполнении. К этому приводят следующие обстоятельства: большее время задержки, большие габариты, большее потребление энергии. Поэтому результативного проектирования цифровых устройств разработчик должен уметь: выбрать наиболее приемлемый вариант решения поставленной задачи, работать с алгеброй логики, знать основные цифровые элементы и уметь их применять, по ...

Проектирование цифровых устройств в САПР ISE

Скачать

28807

0

29

... элементов на кристалле и трассировки связей. 1. Ввод проекта Основные методы и приемы работы с САПР ISE рассмотрим на примере простейшей схемы D –триггера. Использование простейшей схемы позволяет отвлечься от особенностей самой схемы и сосредоточиться только на самом процессе проектирования. Создание нового проекта инициируется последовательным выбором пунктов меню File Þ New ...