P3.7 Р2.3 24

17 P3.7 Р2.3 24

 

18 BQ2 Р2.2 23

19 BQ1 Р2.1 22

20 GND Р2.0 21

Рис.4.1 Цоколевка корпуса МК751 и наименование выводов

Весь машинный цикл состоит из двенадцати фаз. Дважды за один машинный цикл формируется сигнал ALE, который используется для управления процессом обращения к внешней памяти и индикации. Большинство команд контроллера выполняются за один машинный цикл, кроме команд, связанных с обращением к внешней памяти.

По выводам P1.0 ... P1.3 порта P1 подаются последователь- ности импульсов 1Т1, 2Т1, 1Т2, 2Т2 на зоны имитаторов путевых датчиков. Выводами Р1.4 … Р1.6 в определенный момент подключаются нужные имитаторы ИМ1 и ИМ4, ИМ2 и ИМ5 или ИМ3 и ИМ6. На вывод Р1.7 приходит сигнал о разряде батареи, питающей внешнюю память.

С помощью выводов Р3.0, Р3.1 контроллер управляет индикатором. С вывода Р3.2 подается стробирующий сигнал запуска печати на разъем принтера. Перед началом цикла прогона, через вывод Р3.3, подается сигнал низкого логического уровня ИВ длительностью импульса 1с. на счетно-решающий прибор СРП для сброса информации при сбое. С вывода Р3.4 подается сигнал низкого уровня РЦ на счетные пункты СП1, СП2. Выводы Р3.6 и Р3.7 предназначены для стробирующих сигналов записи во внешнюю память данных WR и чтения из внешней памяти данных RD. Формирование сигналов РЦ для счетных пунктов СП1, СП2 показано на рис.4.2, сигнала ИВ для счетно-решающего прибора СРП – на рис.4.3.

 

4.1.2 ОРГАНИЗАЦИЯ ВНЕШНЕЙ ПАМЯТИ

При работе микроконтроллера с внешней памятью используется внешний адресный регистр DD5, в котором по спаду сигнала ALE записываются адреса внешней памяти контроллера. Внешняя оперативная память данных выполнена на микросхеме DD6. При подаче сигнала WR во внешнюю память записывается информация, а при подаче сигнала RD из внешней памяти считывается информация. Для питания внешней памяти предназначена микросхема DD7.При включении питания на выходе микросхемы появляется сигнал низкого логического уровня RES, который инвертируется с помощью микросхемы DD8.1 и подается на микроконтроллер. Организация внешней памяти показана на рис.4.4.

DD2

1 1 2 R1

 РЦ

3 4  DA1

1 1

5 1 6

+15V СП

2  3

9 1 8

11 10

1

13 1  12

Рис.4.2 Формирование сигналов РЦ

DD3

1 1 2 R2 DA2  ИВ

1 4

3 4

1

 

5 6 2 +15V СРП

1  3

9 1 8

11 1 10

13 1 12

Рис.4.3 Формирование сигнала ИВ

Рис.4.4 Организация внешней памяти

Для передачи данных на порт Р0 микроконтроллера предназначен восьмиразрядный магистральный передатчик DD10 без инверсии входной информации КР1533АП14, приведенный на рис.4.5.

DD9

DD10

К СРП 1 2