Процессоры Mips

4.7. Процессоры Mips.

Mips процессор R1000 унаследовал свой суперскалярный дизайн от R8000, который предназначался для рынка суперкомпьютеров научно­го назначения. Но R1000 ориентирован на массовые задачи. Использова­ние в R1000 динамического планирования команд, которое ослабляет за­висимость от перекомпиляции ПО, написанного для более старых процес­соров, стало возможным благодаря тесным связям Mips со своим партне­ром Silicon Graphics, имеющим богатейший тыл в виде сложных графи­ческих приложений.

R1000 первый однокристальный процессор от Mips. Для предот­вращения остановок конвейера в нем использовано динамическое пред­сказание переходов, с четырьмя уровнями условного исполнения, с ис­пользованием переименования регистров, гарантирующего, что результа­ты не будут передаваться в реальные регистры до тех пор, пока неяс­ность по команде перехода не будет снята. Процессор поддерживает "теневую карту" отображения своих регистров переименования. В слу­чае неверного предсказания адреса перехода он просто восстанавли­вает эту карту отображения, но не выполняет фактической очистки ре­гистров и "промывки" буферов, экономя таким образом один такт.

R1000 отличается также радикальной схемой внеочеред­ной обработки. Порядок следования команд в точном соответствии с программой сохраняется на трех первых ступенях конвейера, но затем поток разветвляется на три очереди (где команды дожидаются обработ­ки на целочисленном АЛУ, блоке вычислений с плавающей точкой и бло­ке загрузки/записи). Эти очереди уже обслуживаются по мере освобож­дения того или иного ресурса.

Предполагаемая производительность R1000, выполненного по КМОП-технологии с нормами 0.35 микрон должна достичь 300 по SPECint92 и по SPECfp92.

Программный порядок в конце концов восстанавливается так, что самая "старая" команда покидает обработку первой. Аппаратная поддержка исполнения в стиле out – of – order дает большие преимущества конечному пользователю, так как коды, написанные под старые скаляр­ные процессоры Mips (например, R4000), начинают работать на полной скорости и не требуют перекомпиляции. Хотя потенциально процессор R1000 способен выдавать по пять команд на исполнение в каждом такте, он выбирает и возвращает только четыре, не успевая закончить пятую в том же такте.

Одно из двух устройств для вычисления двойной точности с плавающей точкой занято сложениями, а другое умножениями/делениями и извлечением квадратного корня. Hа кристалле R1000 реализован также интерфейс внешней шины, позволяющий связывать в кластер до четырех процессоров без дополнительной логики обрамления.

4.8. Процессоры Hewlett – Packard

Hewlett – Packard процессор PA-8000. Компания Hewlett – Packard одной из первых освоила RISC-технологию, выйдя еще в 1986 году со своим первым 32-разрядным процессором PA-RISC. Практически все вы­пускаемые процессоры PA-RISC используются в рабочих станциях HP се­рии 9000. В период с 1991 по 1993 (перед появлением систем на базе PowerPC) HP отгрузила достаточно много таких машин, став крупнейшим продавцом RISC-чипов в долларовом выражении.

С целью пропаганды своих микропроцессоров среди других производителей систем компания HP стала организатором организации Precision RISC Organization (PRO). А в 1994 году компания взорвала бомбу, объединившись с Intel для создания новой архитектуры. Это поставило под сомнение будущее PRO.

PA-8000 это 64-разрядный, четырехканальный суперскалярный процессор с радикальной схемой неупорядоченного исполнения программ. В составе кристалла десять функциональных блоков, включая два цело­численных АЛУ, два блока для сдвига целых чисел, два блока multiply/accumulate (MAC) для чисел с плавающей запятой, два блока деления/извлечения квадратного корня для чисел с плавающей запятой и два блока загрузки/записи. Блоки МАС имеют трехтактовую задержку и при полной загрузке конвейера на обработке одинарной точности обес­печивают производительность 4 FLOPS за такт. Блоки деления дают 17-тактовую задержку и не конвейеризированы, но они могут работать одновременно с блоками МАС.

В PA-8000 использован буфер переупорядочивания команд (IRB) глубиной 56 команд, позволяющий "просматривать" программу на следую­щие 56 команд вперед в поисках таких четырех команд, которые можно выполнить параллельно. IRB фактически состоит из двух 28-слотовых буферов. Буфер АЛУ содержит команды для целочисленного блока и бло­ка плавающей точки, а буфер памяти - команды загрузки/записи.

Как только команда попадает в слот IRB, аппаратура просмат­ривает все команды, отправленные на функциональные блоки, чтобы най­ти среди них такую, которая является источником операндов для коман­ды, находящейся в слоте. Команда в слоте запускается только после того, как будет распределена на исполнение последняя команда, кото­рая сдерживала ее. Каждый из буферов IRB может выдавать по две ко­манды в каждом такте, и в любом случае выдается самая "старая" ко­манда в буфере. Поскольку PA-8000 использует переименование регис­тров и возвращает результаты выполнения команд из IRB в порядке их следования по программе, тем самым поддерживается точная модель об­работки исключительных ситуаций.

HP проектировала РА-8000 специально для задач коммерческой обработки данных и сложных вычислений, типа генной инженерии, в ко­торых объем данных настолько велик, что они не умещаются ни в один из мыслимых внутрикристалльных КЭШей. Вот почему, РА-8000 полагается на внешние первичные КЭШи команд и данных. Слоты в третьем 28-слото­вом буфере, который называется буфером переупорядочивания адресов (Adress – Recorder Buffer - ARB), один к одному ассоциированы со сло­тами в буфере памяти IRB. В АРВ содержатся виртуальные и физические адреса всех выданных команд загрузки/записи. Кроме того, АРВ допус­кает выполнение загрузок и записей в произвольном порядке, но с сох­ранением согласованности и сглаживанием влияния задержки, связанной с адресацией внешних КЭШей.

Похожие работы

Процессоры. История развития. Структура. Архитектура

Скачать

94709

9

3

... привилегированных инструкций или операций, которые можно выполнять только при определенных уровнях CPL и IOPL (биты 13 и 14 регистра флагов). ГЛАВА 2 Архитектура 32-разрядных процессоров История 32-разрядных процессоров началась с процессора Intel386. Эти процессора вобрали в себя все свойства своих 16-разрядных предшественников 8086/88 и 80286 для обеспечения программной совместимости с ...

Принципы организации параллелизма выполнения машинных команд в процессорах

Скачать

102663

6

1

... конвейер. 3) поток команд порождает недостаточное количество операций для полной загрузки конвейера [3]. Рассмотрим принципы конвейерной обработки информации на примере пятиступенчатого конвейера, в котором выполнение команды складывается из следующих этапов: IF (Instruction Fetch) - считывание команды в процессор; ID (Instruction Decoding) - декодирование команды; OR (Operand Reading) - ...

Процессор персонального компьютера

Скачать

49482

0

0

... такой скорости, при которой Windows не загружается, вернитесь к предыдущему значению скорости (уменьшение скорости также проводите постепенно); - определив необходимую скорость работы процессора и, перезагрузив компьютер, проведите тестирование системы на предмет стабильной ее работы. Аппаратное и программное управление разгоном   Для изменения частоты системной шины и значения множителя на ...

Работа и устройство процессоров

Скачать

177455

0

22

... : -производитель чипсет, если возможно – модель материнской платы; -тактовые частоты процессора, памяти, системных шин; -названия, параметры работы всех системных и периферийных устройств; -расширенная информация о процессоре, памяти, жестких дисках, 3D-ускорителе; -разнообразные параметры программной среды: ОС, драйверы, процессы, системные файлы и т.д.; -информация о поддержке видеокартой ...