Последовательный 16-ти разрядный сумматор

Министерство образования и науки Российской Федерации

Московский государственный технический университет им. Н.Э. Баумана

Калужский филиал

Факультет электроники, информатики и управления

Кафедра «Компьютерные системы и сети»

Пояснительная записка к курсовой работе по дисциплине

«Схемотехника ЭВМ»

"Последовательный 16-ти разрядный сумматор"

 

Калуга 2007

Техническое задание

 

Разработать 16-ти разрядный последовательный сумматор двоичных чисел с фиксированной запятой. Обеспечить преобразование результата в код Грея и индикацию в десятичном коде. Предусмотреть средства встроенного контроля. В качестве элементной базы выбрать серию с низкой потребляемой мощностью.

Содержание

Введение

1. Теоретическая часть

1.1 Классификация существующих сумматоров

1.2 Последовательный сумматор

1.3 Контроль работы сумматора

1.4 Преобразования кода

2. Элементная база

2.1 Выбор и обоснование элементной базы

2.2 Использованные элементы

3. Схемотехническое проектирование

3.1 Блок опорных частот

3.2 Блок выбора числа

3.3 Блок ввода числа

3.4 Блок вывода числа

3.5 Блок преобразований кода

3.6 Сумматор

Заключение

Список литературы

Введение

В основу любого арифметико-логического устройства ЭВМ входит сумматор. Он выполняет операции сложения и вычитания, причем операция вычитания в сумматоре представляется, как операция сложения с отрицательным числом. Сумматор используется, как составная часть более сложных арифметико-логических устройств.

В зависимости от способа работы сумматоры бывают параллельные и последовательные. В параллельном сумматоре сложение всех разрядов происходит практически одновременно, а в последовательном – по очереди от младших разрядов к старшим. Может производиться сложение чисел, как с фиксированной, так и с плавающей запятой.

Одна из важных характеристик сумматора – разрядность. Разряды подразделяются на знаковые и цифровые. Знаковые разряды содержат знак числа, цифровые содержат число, над которым выполняется операция сложения.

Существуют три основных кода представления чисел: прямой, обратный и дополнительные. При переводе из одного кода в другой изменяются только цифровые разряды. Знаковые разряды остаются постоянными в любом коде.

В данной работе был спроектирован последовательный 16-ти разрядный сумматор (2 знаковых разряда и 14 цифровых) с фиксированной запятой. Сумматор выполняет сложение чисел в обратном коде. В случае, если после сложения знаковые разряды отличаются, фиксируется переполнение. В процессе схемотехнического проектирования сумматора были учтены такие особенности устройств последовательного действия, как подача синхросигнала и согласование временных задержек.

1. Теоретическая часть

 

1.1 Классификация существующих сумматоров

 

Сумматор – это электронный узел, предназначенный для выполнения микрооперации арифметического сложения (суммирования) двух чисел (слов). При сложении двух чисел, представленных в виде двоичных кодов A (a₀, a₁,… a_n) и B (b₀, b₁,… b_n) образуется сумма S (s₀, s₁,… s_n). Значение i-x разрядов образуется в соответствии с правилом:

S_i=a_i+b_i+p_i-1; p_i=0 – при (a_i+b_i+p_i-1) < q, S_i=a_i+b_i+p_i-1; p_i=1 – при (a_i+b_i+p_i-1) >= q,

где: S_i – сумма в i‑м разряде, p_i-1 – перенос из соседнего младшего разряда, q – основание системы счисления.

Сумматоры классифицируют:

– По принятой системе счисления и кодирования различают: двоичные, двоично-десятичные, десятичные и др;

– В зависимости от количества входов и выходов бывают: сумматоры по модулю 2, полусумматоры и полные сумматоры;

– По способу организации процесса суммирования одноразрядной суммирующей схемы: комбинационного типа, накапливающего типа и комбинированные;

– По способу организации цепей переноса между разрядами: с последовательным, с параллельным, с групповым и с одновременным переносами;

– По способу обработки многоразрядных чисел различают: последовательные, параллельные и комбинированные.

Для сложения многоразрядных чисел сумматор представляет собой набор одноразрядных сумматоров, имеющих входы для слагаемых и переноса из младшего разряда и выходы суммы и переноса в старший разряд.

1.2 Последовательный сумматор

Сумматор для последовательных операндов содержит всего один одноразрядный сумматор, обрабатывающий числа последовательно разряд за разрядом, начиная с младшего. Сложив младшие разряды (a₀ и b₀), одноразрядный сумматор вырабатывает сумму (s₀) для младшего разряда результата и перенос (c₀), который запоминается на один такт.

В следующем такте складываются вновь поступившие разряды слагаемых (a₁ и b₁) с переносом из младшего разряда (с₀) и т.д. Условная схема последовательного n‑разрядного сумматора (рис. 1), помимо одноразрядного двоичного сумматора, содержит сдвигающие регистры слагаемых и суммы, а также триггер, запоминающий перенос. Регистры и триггер тактируются сигналом ТИ.

Рис. 1. Схема последовательного n‑разрядного сумматора.