Генезис програмувальних логічних інтегральних схем, їх класифікація та архітектура
Призначення та структура системи автоматизованого проектування MAX+PLUS II
Процедура компіляції створеного проекту в системі автоматизованого проектування MAX+PLUS II
Загальні відомості про мову описання апаратури AHDL
Синхронний RS-тригер
JK-тригер
Програма реалізації тригерів в інтегрованому середовищі MAX+PLUS II
Паралельні регістри зсуву
Програма реалізації регістрів в інтегрованому середовищі MAX+PLUS II
Асинхронний лічильник з модулем 10
Програми реалізації лічильників в інтегрованому середовищі MAX+PLUS II
Теоретичні відомості про мультиплексори, демультиплексори, шифратори, дешифратори
Демультиплексор
Дешифратор
Результати програмної реалізації мультиплексорів, демультиплексорів, шифраторів, дешифраторів
Віднімачі
Програми реалізації суматорів, віднімачів в інтегрованому середовищі MAX+PLUS II
Структура COM-порту при його реалізації в САПР MAX+PLUS II
Результати програмної реалізації COM-порту в САПР MAX+PLUS II
Навигация
JK-тригер
Розробка цифрових засобів ПЛІС в інтегрованому середовищі проектування MAX+PLUS II
120215
знаков
18
таблиц
54
изображения
7.1.4 JK-тригер
JK-тригер – це універсальний тригер, що має характеристики всіх інших типів тригерів. Умовне графічне позначення JK-тригеру подано на рис. 7.1.9. JK-тригер має два інформаційні входи: J і K, і вхід синхронізації CLK і, як і всі тригери два комплементарних виходи Q1 і Q2. Таблиця дійсності для JK-тригера приведена в табл. 7.1.4. Коли на обидва входи J і K подається рівень логічного 0, тригер блокується, і стан його виходів не змінюється. В цьому випадку тригер знаходиться в режимі збереження.
| |
Рис. 7.1.9. Умовне графічне позначення JK-тригеру
Табл. 7.1.4. Таблиця дійсності JK-тригеру
| Режим роботи | Входи | Виходи | ||||
| CLK | J | K | Q1 | Q2 | Вплив на вихід Q1 | |
| Збереження |
| 0 | 0 | Без змін | Без змін – блокування | |
| Встановлення 0 |
| 0 | 1 | 0 | 1 | Скидання або очищення Q1 в 0 |
| Встановлення 1 |
| 1 | 0 | 1 | 0 | Для встановлення Q1 в 1 |
| Переключення |
| 1 | 1 | Переключення | Зміна стану на протилежний | |
Рядки 2 і 3 таблиці дійсності описують режими, що відповідають встановленню тригера в стани 0 на 1. Рядок 4 ілюструє дуже важливий режим роботи JK-тригера – переключення. Якщо на обох входах J і K встановлена логічна 1, то наступні тактові імпульси будуть викликати перекидання рівнів сигналів на виходах тригера від 1 до 0, от 0 до 1 і так далі. Така робота подібна переключенню тумблера, звідки і походить назва режиму.
Умовне графічне позначення JK-тригера, що входить до складу інтегральної схеми показано на рис. 7.1.10. В порівнянні з тригером на рис. 7.1.9 даний тригер має два додаткових асинхронних входи (вхід попереднього встановлення і вхід очищення).
Синхронними входами є інформаційні входи J та K і синхронізуючий вхід CLK.
Рис. 7.1.10. Умовне графічне позначення серійного інтегрального JK-тригеру
При реалізації тригерів за допомогою мови AHDL доцільно користуватись примітивами тригерів.
В табл. 7.1.5 наведено всі примітиви тригерів, що використовуються при описанні роботи апаратури.
Табл. 7.1.5. Примітиви тригерів в AHDL
| Примітив | Прототип примітиву |
| DFF | FUNCTION DFF (D, CLK, CLRN, PRN) RETURNS (Q) |
| DFFE | FUNCTION DFFE (D, CLK, CLRN, PRN, ENA) RETURNS (Q) |
| TFF | FUNCTION TFF (T, CLK, CLRN, PRN) RETURNS (Q) |
| TFFE | FUNCTION TFFE (T, CLK, CLRN, PRN, ENA) RETURNS (Q) |
| JKFF | FUNCTION JKFF (J, K, CLK, CLRN, PRN) RETURNS (Q) |
| JKFFE | FUNCTION JKFFE (J, K, CLK, CLRN, PRN, ENA) RETURNS (Q) |
| SRFF | FUNCTION SRFF (S, R, CLK, CLRN, PRN) RETURNS (Q) |
| SRFFE | FUNCTION SRFFE (S, R, CLK, CLRN, PRN, ENA) RETURNS (Q) |
| LATCH | FUNCTION LATCH (D, ENA) RETURNS (Q) |
Виводи тригерів:
D, T, J, K, S, R – інформаційні входи;
CLK – вхід тактового сигналу (активний перепад 0->1);
CLRN – вхід асинхронного скидання тригера (активний рівень – логічний нуль);
PRN – вхід асинхронного встановлення тригера (активний рівень – логічний нуль);
ENA – вхід дозволу роботи (активний рівень – логічна одиниця).
Похожие работы
... цих проектів, їх компіляції, комп’ютерного моделювання, загрузки проекту на кристал ПЛІС. Програмні продукти фірм Xilinx та Altera на сьогоднішній день є найбільш поширеними САПР для проектування цифрових пристроїв на ПЛІС. Серед програмних продуктів Xіlіnx є як відносно прості вільно розповсюджувані системи, так і потужні інтегровані пакети, що дозволяють розробляти ПЛІС еквівалентної ємності бі ...
... КП, відповідно; X Offset, Y Offset – зсув точки підключення траси відносно геометричного центру КП по осях X і Y, відповідно. Таблиця апертур (Apertures) містить опис використовуваних апертур. Таблиця Layers містить список шарів, використовуваних OrCAD Layout. Шари можуть бути наступних типів: Routing – шар трасування; Plane – шар металізації; Drill – шар символів отворів; Jumper – шар ...
... результаты отчета. Они являются кульминационным пунктом отчета и должны быть разумными, хорошо определенными, перечисленными и обоснованными [11].Практика дистанционного образования с использованием Internet Шутилов Ф.В. Особенности заочного образования - в необходимости обеспечить высокий уровень знаний при значительно меньшем времени непосредственного личного общения студентов с преподавателем. ...
0 комментариев